Rapidus × Cadence : 日本がチップ設計エージェントを産業化

日経は7月17日に、RapidusとCadenceによるチップ設計向けエージェントAIツールに関する提携を報じた — 日本の主権がEDAに挑む。

簡単に言うと

Rapidusは、立ち上げが進む日本の2 nm半導体製造業者で、AIを活用したEDA（電子設計自動化）ツールでCadenceと提携。目標は、チップ設計の実装時間を人間の労働力ではなくAIエージェントによって短縮すること。

背景

2026年7月17日、日経新聞がRapidus × Cadenceの提携を発表。日本政府と民間資金で支援されるRapidusは、TSMCとの経験格差を埋めるため、エンジニア育成よりもAI自動化に注力。この提携は、Nvidia、Fujitsu、Yaskawa、Sony、Honda、SoftBankが関わる日本のAI産業基盤構築プロジェクト「KEEL CRUX japan-ai-industrial-stack」に加わる。

データ

Rapidusが期待するtapeout（設計完了）までの時間短縮について、第三者による実証データはない。提携の方向性は、AIアクセラレータチップ製造に特化したエージェント型EDAツールの構築。Rapidusは、競合他社が公に表明していないほど、このツールに依存した製造体制をとる。

分析

これは戦略的転換だ。次世代半導体メーカーの市場投入までの時間は、2つの希少資源に依存する：プロセスノードとEDAの専門知識。日本は後者をAIエージェントで補う。賭けは、大手EDAベンダーのAIツールが産業学習曲線の大部分を圧縮できるかどうか。Rapidusが実現可能性を示せば、インド（Tata）、サウジアラビア、UAEにとっての手本となる。

シナリオ

• 部分的成功：Rapidusが2028年までに2 nmの歩留まりを達成し、高度な自動化tapeoutを実現。日本が第3の先端半導体メーカーとして安定。
• 格差が続く：2 nmの真のマスターは、エージェントが置き換えられない暗黙知に依存。RapidusはTSMC/Samsungに後れを取る。
• デモンストレーション効果：提携が他の主権的半導体メーカーの雛形に。Rapidusが失敗しても、エージェントEDAが標準に。

結論

半導体投資家にとって：EDAの価値が再び注目される。AIエージェントによる直接的な収益化が見込める。規制当局（METI、BIS）にとって：エージェント駆動型EDAは、「ツールを制する者がノードを制する」という従来の教義を複雑化。新興半導体メーカーにとって：自動化はもはやオプションではなく必須条件。