A quinta sequência de recorde da TSMC no Q2: o gargalo de computação tornou-se a taxa base

A TSMC deve registrar um quinto lucro recorde consecutivo no segundo trimestre. Antes, os recordes eram uma surpresa; cinco seguidos significam que a demanda por computação de IA não é mais um pico, mas o novo padrão operacional.

Em termos simples. Espera-se que a maior fundição de chips do mundo registre seu quinto lucro recorde consecutivo. Não se trata de notícia de um trimestre excepcional — é a confirmação de que o gargalo das fundições na era da IA agora é uma característica permanente, não uma escassez temporária.

Contexto

Este tópico (tsmc-compute-crunch) começou com receitas de junho de 2026 em +68%, depois o aumento de preços em nós maduros de janeiro de 2027 se propagando de nós avançados para nós defasados e silício não relacionado à IA (automotivo, industrial). O dado de hoje é o quinto recorde consecutivo no Q2, segundo a Tech in Asia (16 de julho de 2026). Leia em paralelo sobre o aperto paralelo na litografia (euv-litho-crunch) — a terceira atualização de orientação da ASML neste ano e o início da produção de alta-NA da Intel — a imagem é coerente: a capacidade não está acompanhando.

Os fatos (até a data da fonte)

• Tech in Asia, 16 de julho de 2026: TSMC deve registrar quinto lucro recorde consecutivo no Q2.
• Receita de junho de 2026: +68% em relação ao ano anterior (histórico do tópico).
• Aumento de preços em nós maduros em janeiro de 2027 já anunciado.
• Nenhuma nova capacidade de nós avançados entra em escala antes do segundo semestre de 2027.

Análise

Cinco recordes significam que a curva de demanda por encapsulamento avançado e CoWoS achatou a sazonalidade que antes moldava os trimestres da TSMC. Isso tem três consequências que um fabricante ou CFO precisa internalizar. Primeiro, o poder de precificação da TSMC agora é estável o suficiente para precificar com antecedência — daí o aumento nos nós maduros. Segundo, os planos de capex que supunham alívio em 2027 serão adiados; o jogo de alocação de wafers se estenderá por mais 18 meses, no mínimo. Terceiro, o aperto se propagou para montante (ASML) e jusante (HBM de memória, memory-chip-capex), então o alívio em um segmento não descomprime os outros.

Por baixo do capô

O mecanismo econômico: o encapsulamento avançado CoWoS é o verdadeiro gargalo, não os wafers das fábricas. A TSMC tem convertido capacidade madura para avançada, mas o ciclo de ferramentas para uma nova fábrica é de 24 a 36 meses. Enquanto isso, Nvidia, AMD, Google TPUs, Amazon Trainium e chips da Apple competem pela mesma linha de nós avançados — com preços que os hiperescaladores absorvem porque as faturas de inferência de IA são cobertas por contratos com clientes finais.

Cenários

Caso base (60%): TSMC mantém poder de precificação até 2027, os recordes continuam trimestralmente. Cenário positivo (25%): o nó de alta-NA da Intel Foundry atinge volume e toma uma fatia do segmento de ponta, limitando o poder de precificação da TSMC no final de 2027. Cenário negativo (15%): um choque de demanda — um dos ciclos de capex dos hiperescaladores congela em um trimestre ruim de resultados (veja rebaixamento da Oracle, arquivo ai-debt-financing) e a TSMC sofre um efeito chicote.

E então?

A restrição no nível físico não será resolvida. Projete sua economia unitária em torno de preços persistentes de computação alta e trate qualquer notícia de "retração de capex de IA" como ruído até que a lista de espera do CoWoS realmente encurte.