Hardware-Backdoors in einigen x86-CPUs gefunden – Rosenbridge dokumentiert eine versteckte Ausführungsebene

Eine Forscherin hat undokumentierte Ausführungskapazitäten in bestimmten x86-Prozessoren dokumentiert – einen versteckten RISC-Kern, der unterhalb des Betriebssystems und Hypervisors läuft und für Sicherheitsüberwachungstools nicht sichtbar ist.

In einfachen Worten: Die Rosenbridge-Forschung (github.com/xoreaxeaxeax/rosenbridge, DEF CON 2018) dokumentiert versteckte RISC-Kerne in bestimmten x86-Prozessoren, die Anweisungen ausführen können, ohne dass das Betriebssystem oder der Hypervisor dies erkennen. Ein Angreifer mit initialem Zugriff könnte Code unterhalb der Kernel-Privilegienstufen ausführen – in einem Bereich, den Sicherheitsüberwachungstools nicht erreichen können.

Die Forschung ist nicht theoretisch. Der Coprozessor wird über ein modell-spezifisches Register (MSR) aktiviert, das einen versteckten Ausführungsmodus ermöglicht. Der MSR-Wert ist undokumentiert und vom Chip-Hersteller nicht offengelegt. Die lange Geschichte undokumentierter x86-Befehle macht diese Art von Schwachstelle strukturell plausibel – über den spezifischen dokumentierten Silizium hinaus.

[Technische Details] CPU-Privilegienstufen (Ring 0-3) sind die Grundlage der Betriebssystem-Sicherheit. Eine Hintertür, die unterhalb von Ring 0 operiert, umgeht Kernel-Erkennung, Hypervisor-Isolation und die meisten EDR-Tools. Die Erkennung erfordert hardwarebasierte Attestierung – keine Softwarescans.

Was bedeutet das: Da KI-Workloads auf x86-Serverflotten (einschließlich geteilter Cloud-Infrastruktur) konzentriert werden, wird das Vertrauen in die Hardware-Lieferkette zu einem immer schwierigeren Problem. Dies sollte im Bedrohungsmodell jedes Teams stehen, das sensible KI-Inferenzen auf gemeinsam genutzten oder Fremdhardware ausführt – insbesondere in Rechtsräumen, in denen die Herkunft der CPU-Herstellung intransparent ist.