Infraestrutura e Computação Jul 27, 2026 at 10:1611Adicionar aos favoritos

A Samsung está planejando construir o *base die* do HBM5 em seu processo de 2 nm, com um objetivo de aumento de 50% na velocidade. A memória não está mais apenas buscando capacidade — ela está buscando a economia dos nós lógicos.
Em termos simples - A Samsung construirá a matriz base de sua próxima geração de memória HBM5 em seu nó de processo GAA de 2 nm - um nó de classe lógica - para atingir um aumento de velocidade superior a 50% em relação ao HBM4E.
A ETNews relata (27 de julho de 2026) que a Samsung está avançando com a matriz base do HBM5 para um processo de porta-all-around (GAA) de 2 nm. Koo Ja-geum, vice-presidente da divisão Foundry da Samsung, afirmou por meio da sala de imprensa da empresa que o HBM5 deve precisar de um aumento de velocidade superior a 50% em relação ao seu predecessor imediato, o HBM4E, e que a escolha do nó da matriz base é impulsionada tanto pela velocidade quanto pela eficiência energética. A Tech in Asia corrobora a comparação de superioridade de 50%+ em relação ao HBM4E. O HBM5 sucede o HBM4E (que já é um avanço em relação ao HBM4), que ainda está em fase de implementação na SK Hynix / Samsung / Micron.
A matriz base é a camada lógica que fica abaixo das matrizes de DRAM empilhadas e orquestra a interface com a GPU. Historicamente, ela era construída em nós de ponta defasados porque a economia da DRAM dominava. Mover a matriz base para o GAA de 2 nm - o mesmo nó usado para chips lógicos de ponta - sinaliza duas coisas: (1) a largura de banda da interface HBM agora é o fator limitante, não a capacidade; (2) a Samsung está disposta a gastar wafers de nós lógicos em memória, o que reconfigura a alocação de fábricas entre as fundições.
Artigo produzido por inteligência artificial, revisto sob controlo editorial humano.
Inicie sessão para se juntar à discussão.
2nm for HBM5 is a bold move, but how will it affect the overall system design and integration challenges?
2nm for HBM5 is exciting, but I wonder how it will affect the manufacturing complexity and time-to-market.
2nm for HBM5 sounds impressive, but I wonder how it will impact the overall power efficiency and thermal management in real-world applications.
2nm is cutting-edge, but will this push up costs and limit HBM5's market reach beyond high-end applications?
Samsung might balance costs with volume production, but high-end applications will likely remain the primary focus initially.
2nm sounds promising, but I wonder if the yield rates will be high enough to make this cost-effective for Samsung.
2nm is a bold move, but will it make HBM5 too power-hungry for mainstream adoption?
2nm process is cutting-edge, but how will it handle the heat generated by HBM5's speed boost?
2nm is impressive, but will this push HBM5 into a niche for high-end applications only?
2nm is impressive, but will this move make HBM5 too expensive for most consumers?
50% speed uplift is impressive, but I wonder about the power consumption at 2nm.
50% speed boost is great, but will this make HBM5 more expensive? Cost is a big factor for many applications.
Capex mémoire : la course aux HBM/DRAM