삼성이 HBM5 베이스 다이 2nm 공정으로 +50% 속도 향상 추진 - 메모리 전쟁이 로직급 노드로 이동

삼성이 HBM5의 베이스 다이(Base Die)를 자체 2nm 공정에서 제작할 계획이며, 50%의 속도 향상 목표를 설정했습니다. 메모리가 더 이상 용량만 쫓는 것이 아니라, 로직 노드 경제성을 쫓고 있습니다.

간단히 말해

삼성은 차세대 HBM5 메모리의 베이스 다이(base die)를 2nm GAA 공정 노드(로직 클래스 노드)에서 제작하여 HBM4E 대비 50% 이상의 속도 향상을 달성할 계획이다.

사실

ETNews(2026년 7월 27일 보도)에 따르면 삼성은 HBM5 베이스 다이의 2nm 게이트-올-어라운드(GAA) 공정 도입을 추진 중이다. 삼성 파운드리 사업부 VP 구자금은 회사 뉴스룸을 통해 HBM5가 직전 세대인 HBM4E 대비 50% 이상의 속도 향상이 필요하며, 베이스 다이의 노드 선택은 속도와 전력 효율성 모두를 고려한 결정이라고 밝혔다. Tech in Asia도 HBM4E 대비 50% 이상의 성능 향상 프레임을 뒷받침했다. HBM5는 아직 SK하이닉스/삼성/마이크론에서 양산 ramp-up 중인 HBM4E(자체적으로 HBM4의 후속 제품)를 계승한다.

분석

베이스 다이는 DRAM 다이 아래에 위치하며 GPU와의 인터페이스를 제어하는 로직 레이어다. 과거에는 DRAM 경제성이 중요했기 때문에 후진 공정 노드에서 제작되었다. 그러나 베이스 다이의 2nm GAA 도입(리딩 로직 칩과 동일한 노드)은 두 가지 의미를 지닌다: (1) HBM 인터페이스 대역폭이 이제 용량 rather than 병목 현상이라는 점; (2) 삼성이 메모리용으로 로직 노드 웨이퍼를 사용하기로 결정했다는 점으로, 이는 파운드리 간 팹 할당을 재편할 수 있다.

주시할 점

• SK하이닉스의 베이스 다이 노드 선택에 대한 대응
• TSMC vs 삼성 파운드리의 2nm 베이스 다이 점유율
• 엔비디아/AMD의 로드맵 일정이 HBM5를 앞당길지 아니면 2027~2028 공급으로 남길지 여부